IBM meldet derzeit fleissig Durchbrüche in der Chiptechnologie un möchte sich einmal mehr als "Retter des Moore'schen Gesetzes" profilieren. Die neuste Errungenschaft von Big Blue in dieser Beziehung nennt sich "through-silicon vias". Eines der bisherigen Probleme bei der Chiptechnologie war, dass man eigentlich nur zwei Dimensionen nutzen konnte. Der Grund sind die Leiterbahnen, mit denen ein Chip mit anderen elektronischen Komponenten kommuniziert. Bisher erwies sich eine Anordnung dieser Kontakte rund um den eigentlichen Prozessor herum als praktikabelste Lösung.

IBMs neue Technologie erlaubt es nun, Leiterbahnen horizontal durch ein Silizium-Plättchen hindurch anzulegen. Siliziumplättchen können so übereinander gestapelt und direkt über horizontale Kontakte miteinander verbunden werden - der "2D-Chip" wird zum "3D-Chip". Das erlaubt einerseits deutlich kürzere und damit schnellere Verbindungen und andererseits eine platzsparende Bauweise.

Die Technologie beruht auf Löchern, die durch einen Silizium-Wafer geätzt und danach mit einer Metallegierung gefüllt werden. IBM hat sie bereits erfolgreich in der Produktion erprobt. Ende dieses Jahres sollen erste Probeanfertigungen an Kunden, die IBM-Chips verbauen, ausgeliefert werden.

Die Massenfertigung der ersten auf der neuen Technologie beruhenden Chips wird dann gemäss IBM 2008 beginnen. Dabei wird es sich gemäss IBM um Chips handeln, die Verstärker für Funksignale eingebaut werden.

IBM plant aber auch Einsätze in CPUs. Zuerst soll die Möglichkeit geprüft werden, mithilfe der neuen Technologie die einzelnen Kerne der "Power"-Prozessoren gleichmässiger mit Strom zu versorgen und damit die Leistungsfähigkeit zu erhöhen. Das eigentliche Ziel wäre dann aber die Stapelung von Prozessorteilen übereinander. So könnte man zum Beispiel einen Cache-Speicher-Bereich direkt über dem dazugehörigen Prozessorkern platzieren oder die Prozessorkerne selbst, statt wie bisher alle nebeneinander, übereinander stapeln. (Hans Jörg Maron)

(Bild: Ein in der "through-silicon vias"-Technologie gefertigter Silizium-Wafer, der bereit dazu ist, mit einem zweiten Wafer verbunden zu werden. Copyright: IBM)